C U P R I N S

 

CUVÂNT ÎNAINTE

5

1. BAZELE ARITMETICE ALE DISPOZITIVELOR NUMERICE

7

1.1. Sisteme de numeraţie

7

1.1.1. Reguli de conversie a unui număr dintr-o bază în alta

8

1.2. Coduri

11

1.2.1. Coduri numerice

12

1.2.1.1. Coduri binare

12

1.2.1.2. Reprezentarea numerelor în virgulă flotantă (mobilă)

16

1.2.1.3. Coduri zecimal-binare (BCD)

17

1.2.2. Coduri alfanumerice

21

2. ALGEBRA BOOLE

25

2.1. Tabela de adevăr a funcţiilor logice

26

2.2. Exemple de funcţii

26

2.2.1. Sau-exclusiv (suma modulo 2)

26

2.2.2. NICI (NOR)

27

2.2.3. NAND (SCHEFFER)

28

2.3. Expresii analitice ale funcţiilor logice

28

2.3.1. Conjuncţie şi disjuncţie elementară

28

2.3.2. Forma canonică disjunctivă a unei funcţii

29

2.3.3. Forma canonică disjunctivă a unei funcţii logice

30

2.3.4. Implementarea funcţiilor logice

31

2.3.4.1. Implementarea cu circuite NAND

32

2.3.4.2. Implementarea cu circuite NOR

33

2.3.5. Funcţii incomplet definite

34

2.4. Minimizarea funcţiilor logice

38

2.4.1. Metode Veitch-Karnaugh

38

2.4.1.1. Metoda Veith-Karnaugh pentru funcţii incomplet definite

43

2.4.2. Metoda Quine-Mc.Cluskey

45

2.4.2.1. Metoda Quine-Mc.Cluskey pentru forma disjunctivă

45

2.4.2.2. Metoda Quine-Mc.Cluskey pentru forma conjunctică.

49

3. MATERIALIZAREA FUNCŢIILOR LOGICE. CIRCUITE LOGICE

54

3.1. Caracteristicile principale ale circuitelor logice

54

3.1.1. Circuite TTL

58

3.2. Circuite cu colectorul în gol

60

3.3. Circuite cu trei stări TSC

64

3.4. Circuite logice CMOS

68

3.4.1. Modul de transmitere a valorilor logice 0, respectiv 1

prin dispozitivul MOS

69

3.4.2. Structuri logice combinaţionale CMOS

72

3.4.3. Inversor CMOS cu trei stări

75

4. STRUCTURI LOGICE COMBINAŢIONALE (SLC)

76

4.1. Timpi de propagare

77

4.2. Decodoare

77

4.2.1. Decodor rectangular

78

4.2.2. Decodor dual rectangular

79

4.2.3. Decodoare integrate

82

4.2.3.1. Decodor SN 7442 (CDB 442)

82

4.3. Multiplexoare

86

4.3.1. Expandare multiplexor

86

4.4. Implementări de funcţii cu

88

4.4.1. Decodoare

88

4.4.2. Multiplexoare

89

4.5. Demultiplexor

90

4.6. Codificatoare

91

4.6.1. Codificatorul cu prioritate SN 74148

92

4.7. Compararea a două numere binare

97

4.7.1. Comparatorul de 5 biţi FAIRCHILD 9324

99

4.8. Sumatoare

102

4.8.1. Circuitul CDB 483

105

4.8.2. Aplicaţii sumator 483

106

4.8.3. Sumare cu calculare a transportului (transport anticipat)

113

4.8.3.1. Expandarea sumatorului cu transport anticipat

116

4.8.3.2. Intrări/ieşiri active pe high sau low

117

4.8.3.3. Circuitul SN 74182

118

4.9. Unitate aritmetico-logică de 4 biţi (ALU 74181)

120

4.9.1. Expandate ALU 74181

123

4.10. Structuri logice combinaţionale multifuncţionale

124

4.10.1. Sinteza convertor Gray-binar

127

4.10.2. Convertor binar-BCD

128

4.11. Aritmetica binară (completare)

132

4.11.1. Operaţii de deplasare

132

4.11.2. Scăderea numerelor binare

133

4.11.3. Depăşire

136

4.11.4. Suma algebrică a mai multor operanzi

137

4.11.5. Înmulţirea numerelor binare

138

4.11.5.1. Înmulţirea numerelor reprezentate în MS

139

4.11.5.2. Înmulţirea numerelor reprezentate în C

141

4.11.5.3. Algoritmul Booth

143

4.11.5.4. Împărţirea numerelor binare

145

4.11.5.4.1. Algoritmul general de împărţire (numere întregi)

146

4.12. Memorii RAM şi ROM. Operatori aritmetico-logici combinaţionali

cu ROM-uri

154

4.12.1. Memorii RAM

154

4.12.2. Memorii ROM (Read Only Memory)

155

4.12.2.1. Memorie de tip PROM (ROM Programabil)

157

4.12.2.2. Memorie tip EPROM (UVEPROM)

158

4.12.3. Aplicaţii ale memoriilor ROM (ROM, PROM, EPROM).

Sinteza de dispozitive numerice combinaţionale

159

4.12.3.1. Decodorul 1 din 8

159

4.12.3.2. Demultiplexor

160

4.12.3.3. Multiplexor

161

4.12.3.4. Sumator/scăzător

162

4.12.3.5. Implementare de funcţii booleene

164

4.12.4. Înmulţirea a două numere binare

165

4.12.5. Împărţirea a două numere binare

166

5. SISTEME LOGICE SECVENŢIALE

168

5.1.1. Sisteme cu o singură buclă

168

5.1.2. Sisteme cu mai multe bucle

169

5.1.3. Mărimi caracteristice ale unui sistem secvenţial

174

5.1.3.1. Matrice de tranziţie. Matrice de ieşire

174

5.1.3.2. Tabelul de fluentă

174

5.1.3.3. Graful de fluentă

175

5.1.3.4. Automate Mealy şi Moore

175

5.2. Circuite basculante bistabile (C.B.B.)

177

5.2.1. Circuit basculant tip R-S

177

5.2.2. Circuit basculant tip D

180

5.2.3. Circuit basculant J-K

180

5.2.4. Circuit basculant tip T

181

5.3. Sisteme secvenţiale asincrone. Sisteme secvenţiale sincrone

181

5.3.1. Folosirea a două clock-uri defazate H1 şi H2

185

5.3.2. Circuite basculante tip Master-Slave

185

5.3.3. Circuit basculant pe front (tip D-CDB 474)

188

5.4. Parametrii dinamici ai circuitelor basculante bistabile

189

5.5. Sinteza sistemelor secvenţiale cu CBB

191

5.5.1. Problema muzeului

191

5.5.1.1. Implementarea cu CBB de tip D

196

5.5.1.2. Implementarea cu CBB de tip J-K

197

5.5.1.3. Transformarea unui automat Mealy în automat

Moore (problema muzeului)

199

5.5.1.4. Resetarea sistemului secvenţial

204

5.5.2. Sinteză de sistem secvenţial (exemplul 2)

205

5.6. Performantele sistemelor secvenţiale implementate cu circuite

basculante bistabile

209

5.6.1. Timpi de prestabilire şi menţinere în situaţia implementării cu

CBB de tip D

210

5.6.2. Parametrii de impuls ai semnalului H pentru implementarea cu

CBB de tip D

211

5.6.3. Timpi de prestabilire şi menţinere în cazul implementării cu

CBB de tipul J-K

212

5.6.4. Parametrii de impuls ai clock-ului H (CBB J-K)

213

6. OPERATORI NUMERICI SECVENŢIALI

214

6.1. Registre

214

6.1.1. Registre cu acces paralel

214

6.1.2. Limbaje de descriere a sistemelor logice (RTL)

215

6.1.3. Registre cu acces serial

224

6.1.4. Transferuri între registre

225

6.1.5. Registre integrate

227

6.1.5.1. Registrul CDB 495

227

6.1.5.2. Registrul 4194 (registru cu deplasare bidirecţională)

231

6.1.5.3. Expandare a registrelor integrate

232

6.1.5.4. Sinteza sistemului secvenţial utilizînd circuitul 495

234

6.2. Numărătoare

238

6.2.1. Numărător binar asincron

238

6.2.2. Numărător binar sincron

239

6.2.3. Diagramele unui numărător

242

6.2.4. Prelevarea stării unui numărător

244

6.2.4.1. Decodificarea stărilor unui numărător

245

6.2.5. Numărătoare cu factor de divizare, k=2p

249

6.2.5.1. Numărător sincron

249

6.2.5.2. Numărător asincron cu factor de divizare k=6

252

6.2.5.3. Numărător asincron cu factor de divizare k#2p,

cu intrarea de RESET sincronizată (exemplu k=6)

254

6.2.6. Numărătoare integrate

256

6.2.6.1. Caracteristici generale

256

6.2.6.2. Intrări sincrone şi asincrone la un numărător

257

6.2.6.3. Tipuri de numărătoare integrate

257

6.2.6.3.1. Numărătorul CDB 492

257

6.2.6.3.2. Numărătorul CDB 493

258

6.2.6.3.3. Numărătorul CDB 490

259

6.2.6.4. Numărător zecimal reversibil 74192

261

6.2.6.5. Numărător binar reversibil 4193

266

6.2.6.5.1. Numărător cu factor de divizare k= 16, realizat cu 4193

267

6.2.6.6. Numărător binar cu comenzi sincrone, 74163

271

6.2.7. Dispozitive numerice cu numărătoare (sumator/scăzător zecimal)

274

7. HAZARDUL STRUCTURILOR LOGICE

278

7.1. Hazardul structurilor combinaţionale

278

7.1.1. Hazardul static

278

7.1.2. Analiza hazardului static

280

7.1.2.1. Hazardul variabilei de ieşire de tipul (I)

280

7.1.2.1. Hazardul variabilei de ieşire de tipul (II)

281

7.1.3. Eliminarea hazardului static

281

7.1.4. Hazardul dinamic

283

7.1.5. Hazardul de curse

283

7.1.6. Metoda constantelor de timp pentru studierea hazardului

structurilor combinaţionale

284

7.1.3. Eliminarea hazardului static

281

7.1.4. Hazardul dinamic

283

7.1.5. Hazardul de curse

283

7.1.6. Metoda constantelor de timp pentru studierea hazardului

structurilor combinaţionale

284

7.2. Hazardul sistemelor secvenţiale asincrone

289

7.2.1. Hazardul de curse

289

7.2.2. Hazardul de continuitate al sistemelor secvenţiale

293

7.2.3. Hazardul de propagare în sistemele secvenţiale

295

7.2.4. Exemplu de analiză a hazardului unui sistem secvenţial

300

7.2.5. Hazard datorat oscilaţiilor contactelor

302

7.3. Hazardul sistemelor secvenţiale sincrone

303

7.3.1. Hazard provocat de semnale parazite pe intrările de date

(J-K sau D) sau pe intrarea de clock

304

7.3.2. Sincronizarea intrărilor asincrone

304

7.3.3. Hazard datorat decalajului de clock (Skew-time)

305

7.3.4. Anomalii frecvente în scheme logice

307

7.3.4.1. Utilizarea incorectă a CBB

307

7.3.4.2. Capacităţi în scheme logice

308

7.3.4.3. Trigere Schimitt în scheme logice

309

7.3.4.4. Monostabile în scheme logice

310

8. METODE DE DETECTARE A DEFECTELOR ÎN CIRCUITE LOGICE

COMBINAŢIONALE

312

8.1. Tipuri şi modele de defecţiuni

312

8.2. Metoda tabelei de adevăr

314

8.3. Metoda diferenţelor booleene

316

8.4. Metoda activării căilor (Armstrong)

318

8.5. Metoda Roth (Algoritmul D)

319

8.6. Metoda Poage

326

8.7. Metoda Horbuchle

329

BIBLIOGRAFIE

333